Verilog HDL

Įvadas
Kas tai yra HDL?
Elektronikoje, HDL (hardware description language) – techninės įrangos aprašymo kalba, yra bet kokia kompiuterinė kalba, formaliai aprašanti elektrines grandines. Ji gali apibūdinti grandinės veikimą, jos konstrukciją ir organizaciją, bei sukurti testą grandinės veikimui patikrinti modeliavimo metu.
HDL yra elektroninės grandinės laikinės elgsenos ir (arba) erdvinio išsidėstymo struktūros išraiška, realizuojama tekstiniu aprašu. Taigi iš dalies HDL yra programavimo kalba. Tačiau esminis skirtumas yra tai, kad HDL sintaksė ir semantika turi tikslias notacijas laiko parametrams bei lygiagretiems procesams nusakyti. Kas yra pagrindiniai techninės įrangos atributai. Kalbos aprašančios tik grandinės sujungimus tarp hierarchinių blokų yra vadinamos „netlist“ kalbomis.
Techninės įrangos aprašymo kalbos yra naudojamos parašyti vykdomąsias instrukcijas bet kokiam elementui (trigeriui, skaitliukui ir pan.). Šias instrukcijas apdoroja simuliatoriai, kurie interpretuoja užrašytų sakinių reikšmę, ir modeliuoja elementų veikimą. Kitaip sakant šie elementai yra imituojami virtualiai. Tai įgalina įrangos projektuotojus išbandyti jų sukurtus elementus negaminant realaus fizinio prototipo. Ši galimybė stipriai sumažina testavimo laiką bei išlaidas.
HDL kalbą interpretuoja ne tik simuliatoriai bet ir sintezatoriai. Sintezatorius priešingai nei simuliatorius ne imituoja elemento veikimą, o sugeneruoja elemento junginių sąrašą (netlist) interpretuodamas elemento elgsenos aprašymą ir nepaisydamas jokių aprašytų laiko parametrų.
Pirmoji techninės įrangos aprašymo kalba buvo ISP, sukurta apie 1977 metus „Carnegie Mellon“ universitete. Tačiau ISP buvo panašesnė į programinės įrangos kūrimo kalbą naudojama apibūdinti architektūrinius ryšius tarp įėjimų ir išėjimų. Todėl šią kalbą galėjo naudoti simuliatoriai tačiau ne sintezatoriai. 1983 metais ‚Data-I/O“ pristatė ABEL. Ši kalba buvo skirta aprašyti programuojamus loginius įrenginius ir pagrinde naudojama kuriant galutinę įtaiso struktūrą. Bei 1987 metais Jungtiniu Amerikos Valstijų gynybos departamento užsakymu buvo sukurta VHDL (Very High Speed Integrated Circuit HDL).
Verilog HDL istorija
Verilog HDL istorija prasideda nuo 1985 metų, kai kompanija „Gateway Design Automation“ sukūrė simuliatorių Verilog-XL, o kartu su juo ir pačią techninės įrangos aprašymo kalbą. 1989 metais šią kompaniją nusipirko „Cadence Design Systems“ taip įgydami visas autorines teises...

Daugiau informacijos...

★ Klientai rekomenduoja

Šį rašto darbą rekomenduoja mūsų klientai. Ką tai reiškia?

Mūsų svetainėje pateikiama dešimtys tūkstančių skirtingų rašto darbų, kuriuos įkėlė daugybė moksleivių ir studentų su skirtingais gabumais. Būtent šis rašto darbas yra patikrintas specialistų ir rekomenduojamas kitų klientų, kurie po atsisiuntimo įvertino šį mokslo darbą teigiamai. Todėl galite būti tikri, kad šis pasirinkimas geriausias!