Kompiuterio atminties tipai

Sinchroninės dinaminės SDRAM (Synchronous DRAM) atminties mikroschemos yra konverizuoti įrenginiai, kurie įprastų ląstelių pagrindu (prieities laikas 50-70 ns) užtikrina 5-1-1-1 ciklą esant 100 Mhz ir daugiau magistralės dažniui. Pagal savo sudėtį SDRAM prievadas panašus į paprastą dinaminę atmintį: išskyrus įėjimų sinchronizacijas, čia yra ir multipleksinė adresų magistralė linijos RAS# CAS# WE# (įrašymo leidimas) ir duomenų linijos visi signalai formuojami pagal teigiamų sinchro impulsų perkryčių, kurių valdomų signalų kombinacijos kiekviename takte formuoja tam tikrą komandą. Su šiomis komandomis organizuojamos toks pats eiliškumas vidinių signalų RAS CAS FPM atminčiai. Duomenys, sukurti pirmam įrašymo perdavimui nustatomi kartu su komanda WR. Sekančiais taktais persiduoda duomenys likusiems perdavimams. Pirmieji skaitymo paketo duomenys magistralėje pasirodo po tam tikro taktų kiekio po komandos. Šis kiekis, vadinamoje CAS Latency (CL), nustatomas priėjimo laiku TCAC ir taktų dažnių. Like duomenys perduodami sekančiais taktais. Regeneracija (ciklas CBR su vidiniu regeneruojamos eilutės adresso skaitikliu) vykdoma komandos REF, kurią galima įvesti tik esant ramybės būsenai (idle) visom saugyklom.
Clock Enable – sinchronizacija (aukštu lygiu). Žemas lygis perveda mikroschemą į rėžimą Power Down, Suspend arba Self Refresh
CS#
I
Chip Select – komandų dekodavimas (žemas lygis). Esant aukštam lygiui, komandos nebekoduojamos, bet pradėtų komandų vykdymas tęsiamas
RAS#, CAS#, WE#
I
Row Address Strobe, Column Address Strobe, Write Enable – signalai, nusakantys operacijas (komandos kodas)
BS0, BS1 ar BA0, BA1
I
Bank Select arba Bank Address – talpos saugyklos pasirinkimas, kuriam adresuojamos komandos
A[0:12]
I
Address – adreso multipleksinė magistralė. Cikluose Bank Activate nustato eilutės adresą. Cikluose Read/Write linija A[0:9] ir A11 nustato stulpelio adresą. Linija A10 cikluose Read/Write įjungia automatinio išankstinio pakrovimo režimą
DQX
I/O
Data Input/Output – Dviejų krypčių duomenų linija
DQM
I
Data Mask – duomenų maskavimas. Skaitymo cikle aukštas lygis perjungia duomenų magistralę (vykdomas per 2 taktus). Užrašymo cikle aukštas lygis uždraudžia esamų duomenų įrašymą, žemas – leidžia
VSS, VDD
-
Branduolio maitinimas
VSSQ, VDDQ
-
Branduoliai izoliuoti nuo maitinimo, trukdžiams mažinti
Iš pirmo žvilgsnio šiame aprašyme nesimato jokių SDRAM privalumų lyginant su BEDO. Vis tik...

Daugiau informacijos...

★ Klientai rekomenduoja

Šį rašto darbą rekomenduoja mūsų klientai. Ką tai reiškia?

Mūsų svetainėje pateikiama dešimtys tūkstančių skirtingų rašto darbų, kuriuos įkėlė daugybė moksleivių ir studentų su skirtingais gabumais. Būtent šis rašto darbas yra patikrintas specialistų ir rekomenduojamas kitų klientų, kurie po atsisiuntimo įvertino šį mokslo darbą teigiamai. Todėl galite būti tikri, kad šis pasirinkimas geriausias!